9日本国特許庁(JP)

⑩特許出願公開

^⑫ 公 開 特 許 公 報 (A) 平3−295131

®int.Cl.⁵

識別配号

庁内整理番号

❸公開 平成3年(1991)12月26日

H 01 J 1/30 9/02 B B 9058-5E 6722-5C

審査請求 未請求 請求項の数 3 (全6頁)

劉発明の名称 電界放出素子およびその製造方法

②特 顧 平2-96004

②出 願 平2(1990)4月11日

@発明者 小松

博 志

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

勿出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明 細 書

1. 発明の名称

電界放出索子およびその製造方法

2. 特許請求の範囲

(2) 地球性の平面基板表面に絶線性薄膜を形成する工程と、 前記絶縁性薄膜を逆テーパ状にエッチング加工し台座を形成する工程と、 前記平面基板表面に方向性粒子ピーム法により導電性薄膜を形成する工程と、 前記導電性薄膜をエッチング加工する工程を含むことを特徴とする電界放出素

子の製造方法。

(3) 前記方向性粒子ピーム法によって導電性 薄膜を形成した後、前記絶縁性薄膜の壁面をエッ チング加工することを特徴とする請求項2に記載 の電界放出素子の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は発光型表示装置、ブリンタヘッド、多極電子装置などに利用される電子部のうち、電界効果による電子放出が可能な電界放出索子およびその製造方法に関する。

【従来の技術】

従来の電界放出素子は、スピント (C. A. S pindt) らがジャーナル・オブ・アブライド・フィジックス (J. A. P)、 v o 1. 4 7、N o. 1 2 (1976) に発表したものが知られている。 これはシリコン基板表面に絶縁性釋膜と引出し電極用の金属薄膜を積層し、金属舞韻およ

特別平3-295131(2)

び絶縁性容膜を関口したのち、 この関口をマスクとしてシリコン基板上にモリブデンなどの金属をスパッタ法などにより堆積させる自己整合化技術によって、 電子を電界放出する尖頭電極を形成する電界放出素子である。

[尭明が解決しようとする課題]

, ,

しかし前述した従来技術による電界放出業子は、以下に述べるいくつかの問題点をもつ。 すなわち、① 特に大きな平面基板上に一面にわたって尖頭電板を形成する場合、スパッタあるいは蒸着などの方法では線率からみた基板に仰角が生じ、 基板の中心付近と周辺付近で尖頭電板の軽軸の基板面に対する角度が異なり、 この結果電子放出の電圧あるいは電流密度に分布が生じてしまう。

② 金属移腹の閉口のためのエッチングにおいて 閉口径にはらつきが生じ、 この結果、 尖頭電極と 引出し電極の間隔がはらつき、 放出電界のしきい 値がはらついてしまう。

などの問題点があった。

粒子ピーム法により導電性薄膜を形成する工程と、 前記導電性薄膜をエッチング加工する工程を含む ことを特徴とする。

また、前記方向性粒子ピーム法によって導電性 薄膜を形成した後、前記絶縁性薄膜の壁面をエッ チング加工することを特徴とする。

[実施例]。

本発明の電界放出素子およびその製造方法を実施例に従いさらに詳述する。

< 実施例 1 >

第1回(a) および(b) は、本発明の第1の実施例を説明するためのもので、電界放出素子の概略平面図および A - A ・線に沿った無略新面図をそれぞれ示す。この電界放出素子は、絶縁性の石英製の平面-基板 1 と、その表面に形成された絶縁性 解膜である厚さ 5 0 0 0 A の二酸化シリコン(S i 0 2) 発展より成る台座 2 と、台座 2 の表面に形成された導動性 3 1 0 0 A

そこで本発明は上述した従来技術の問題点を克服するためのもので、その目的とするところは、大面積基板上に均一で歩留まり高く形成でき、 放出電極と引出し電極をサブミクロンの距離で正確に制御できる電界放出素子およびその製造方法を提供するところにある。

[課題を解決するための手段]

本発明の電界放出索子は、地線性の平面基板と、該平面基板表面に形成された台座および該台座の表面に形成された電子放出突起をもつカソード電程に対向して形成されたアノード電程と、前記平面基板を面に形成されたアノード電程と、前記平面基板カソード電程に自己整合的に形成されたゲート電極を少なくも具備することを特徴とする。

本発明の電界放出素子の製造方法は、地縁性の平面基板表面に地縁性薄膜を形成する工程と、前記地縁性薄膜を逆テーパ状にエッチング加工し台座を形成する工程と、前記平面基板表面に方向性

のアルミニウム溶膜より成るカソードを振ると、 前記 S i O 2 溶膜より成る台座 2 ' と、前記アルミニウム溶膜より成るアノードを振 5 と、前記平 面基板 1 の表面に形成された前記アルミニウム等 取 3 より成るゲートを振 4 より構成される。

カソード電極3は電子放出額、 ゲート電極6は 放出電子量の制御、アノード電極5は放出電子の 加速および収集の役割を担う。

カソード電極3はアノード電極5に対向した電子放出突起4をもつ。 台座2の壁面は、特に電子放出突起4部分において、逆テーパ形状を有しているのが特徴である。 ゲート電極6は電子放出突起4の付近で電子放出突起4の先端とが一ト電極5との距離は約10μm、ゲート電極6とアノード電極5との距離は約5μmである。

電界放出素子においては、カソード電極3とゲート電極6の距離dgkが電子放出のしまい値電圧

をおする意要なパラクである。 本発明の電 3 が かりに、 カリード電極 3 の 電 種 5 が かり 一ト 電 種 6 が かり 一 6 で 5 が かり 一 7 で 5 が かり で 5 が かり た から は 5 が で 5 が

. .

第2図(a)~(e)は、前述した電界放出素子の製造工程を説明するもので、 重要な製造工程 終了後の電界放出素子の無略新面図を示している。

電界放出案子の製造工程を説明する。 まず直径3 インチ、 厚さ5 0 0 0 μmの石英製平面基板 1 の表面に、 高局放スパッタ法によって厚さ5 0 0 0 0 Aの S 1 0 2 得膜 7 を堆積する(第 2 図(a))。このとき、 例えば平面基板 1 温度を低くするなど、平面基板 1 と S 1 0 2 等膜 7 の密着性が低い条件で S 1 0 2 等膜 7 を堆積させることが重要である。

に、スパッタ法やECR-CVD法などがある。

第3回(a)~(c)は第2回(b)~(d) に示した電界放出来子の概略断面回に対応する概略平面回をそれぞれ示している。 一般的にフォトブロセスによってレジストをパターン化したとき、特に裁角のパターンでは頂点において丸みを生じい、この丸みを持つレジストパターンをマスクをの溶膜の形状はやはり丸みを帯びる。 しかし発明者の研究の結果、逆テーパ形状のオーパエッチングを行なうと、レジストパターンに丸みが存在 つぎにフォトプロセスによって、SiO2 薄膜 7 の表面に台座形状のレジストパターとはレジストパターない。 する(同図(b))。このとき、例えばレジなト のボストペークの温度をなるべく高くするなど、 SiO2 薄膜 7 とレジストの密着性が重要、件で レジストパターン8を形成するをでレレジストのであることが重要ストでして、 つがにフッ酸を形成するでレングをのよりである。 一ン8をマスクにエッチングがのSiO図(c) 存 を逆テーパ形状にエッチングである(に) 存 このとき、使用するエッチングでるでに、 このエッチングレートに対するのが変更を カッチングレートに対するのが変更を カッチングレートに対するのが カッチングレートに対するのが カッチングレートに対するのが カッチングレートの割を カッチングレートに対するのが カッチングレートに対するのが カッチングレートの割を カッチングレートに対するのが カッチングレートの割を カッチングレートの割を カッチングレートの割を カッチングレートの割を カッチングレートの割を カッチングレートの割を カッチングレートの割を カッチングレートのまたを カッチングレートのまたを カッチングレートの割を カッチングレートのまた。

つぎに、レジストを除去した後、真空蒸着法によってアルミニウム薄膜 9 を平面基板 1 の全面に 堆積する (同図 (d))。 真空蒸着法は蒸着級から蒸着対象物の方向へ蒸着粒子を飛ばす方向性粒子ピーム法であり、 同図 (d) で示したような型テーバ形状部分では堆積物が分断される、 いわゆる 2 差切れを発生させる 7 譲形成法である。 このような方向性粒子ピーム法には、 真空蒸着法の他

してもエッチング後の容膜の頂角は鋭角になるこ とが利明した。これを第3回を用いて歌明する。 カソード電極の台座は電子放出突起を鋭角にする ため、電子放出突起部において90度前役の収角 バターンをもつが、 実際に形成されるレジストバ ターン 8 では 鋭角 パターン 8 ° に 半径 0. 5 μ m 程度の丸みを生じる(同図(b))。 しかし、こ のような丸みが鋭角パターン8′に存在しても、 Si02 得膜 7 が逆テーパ形状になるようにエッ チングしていくと、 台座2の収角パターンの頂点 4' は鋭角となった(同図 (c))。 レジスト 利 離後(同図(d))の観角パターンを走査型電子 顕微鏡で観察したところ、 頂点4′の丸み半径は 約0. 07μmであった。 したがって本発明の電 界放出素子の製造方法は、 税角の電子放出突起を 形成できるという効果を有するものである。

本実施例において作製された電界放出素子を 1 × 1 0 ** T o r r 程度の真空下で動作させたところ、 アノード電圧 1 0 0 V のとき、 ゲート電圧が 3 0 V においてアノード電流 5 0 A A が得られた。

特別平3-295131(4)

相互コンダクタンスは約40 µ S であった。 また、 3 インチ基板上でのアノード電流のはらつきは3 0 %以下であった。

なおカソード電極3の表面、特に電子放出突起部分にBaOのような仕事関数の小さな器電体界限を形成すると、グリッド電圧をより低下させ、相互コンダクタンスをより高めることが可能となる。

< 実施例 2 >

第4回は本発明の第2の実施例を説明するためのもので、 カソード電極形成後に絶縁性薄膜をエッチング加工した電界放出素子の概略断面図を示している。

それぞれの部位の名称および製造方法は、実施例1で説明した電界放出素子のものと同様である。相違点は導電性等膜にタンタル等膜を用いた点と、カソード電極3の形成後に台座2の壁面を少しエッチングし、電子放出突起4の裏面をむき出しにした点である。台座の材質がSiO2であるため、

本見明の電界放出索子およびその製造方法はつぎに列記する見明の効果を有する。

①カソード電極とゲート電極の距離が薄膜の原序によってよく制御されるため、 大面積にわたって電気特性の均一性と再現性がよい。

②また、 カソード電極とゲート電極の距離を短く できるため、 ゲート関値電圧の低電圧化が可能で ある。

③電子放出突起の先端をテーパエッチングの条件 によってより収角にできるため、 ゲート関値電圧 の低電圧化が可能である。

④アノード耐圧や増幅.効率を向上できる構造である。

4. 図面の簡単な説明

第1回(a)および(b)は、本発明の第1の 実施例を説明するためのもので、電界放出業子の 概略平面図およびA-A'線に沿った概略断面図 をそれぞれ示す。

第2回(a)~(e)は、前述した電界放出素

このエッチング液に不溶の等電性等膜を選択するとタンタルやクロム。 白金などになる。

このような構造の電界放出索子は、カソード電極3の電子放出突起4付近にゲート電極6の電界が効率的に印加され、より低い電子放出の関値電圧を有する。実施例1と同様の素子サイズで電界放出索子を作製したとき、ゲート関値電圧は20%低下した。

<実施例3>

第5回は本発明の第3の実施例を説明するためのもので、電界放出素子アレイの平面無略図を示している。複数個の電子放出突起4を並列のカソード電極3'に形成したもので、ゲート電極6は各電子放出突起4に自己整合的に形成されている。このように電子放出突起をアレイ状に複数個設けることにより、同一電圧でより多くの電流を引き出すことが可能である。

[発明の効果]

子の製造工程を説明するもので、 重要な製造工程 終了後の電界放出素子の機略断面図を示している。 第3図(a)~(c)は第2図(... ~(d) に示した電界放出素子の機略断面図に対応する概

第4回は本発明の第2の実施例を説明するためのもので、カソード電極形成後に絶縁性神膜をエッチング加工した電界放出素子の無略断面回を示している。

略平面図をそれぞれ示している。

第 5 図は本発明の第 3 の実施例を説明するためのもので、 電界放出索子アレイの平面級略図を示している。

1・・・平面基板

2 · · · 台座

3・・・カソード電極

4 · · · 電子放出突起


5・・・アノード電在


6・・・ゲートな種:

以上


特別平3-295131(5)

第2図





特開平3-295131(6)



第5図